Bubuka PCIe 6.0

Organisasi PCI-SIG parantos ngumumkeun rilis resmi standar spésifikasi PCIe 6.0 v1.0, anu nyatakeun parantos réngsé.

Nuluykeun konvénsi éta, kecepatan bandwidth terus ningkat dua kali lipat, dugi ka 128GB/s (unidirectional) dina x16, sareng kumargi téknologi PCIe ngamungkinkeun aliran data dua arah full-duplex, total throughput dua arah nyaéta 256GB/s. Numutkeun rencana, bakal aya conto komérsial 12 dugi ka 18 bulan saatos publikasi standar, nyaéta sakitar 2023, kedah aya dina platform server heula. PCIe 6.0 bakal sumping paling gancang dina ahir taun, kalayan bandwidth 256GB/s.

Balik deui kana téknologi éta sorangan, PCIe 6.0 dianggap salaku parobahan panggedéna dina sajarah PCIe ampir 20 taun. Terus terang, PCIe 4.0/5.0 mangrupikeun modifikasi minor tina 3.0, sapertos encoding 128b/130b dumasar kana NRZ (Non-Return-to-Zero).

PCIe 6.0 dialihkeun ka sinyal AM pulsa PAM4, kode 1B-1B, hiji sinyal tiasa opat status encoding (00/01/10/11), dua kali lipat tibatan sateuacanna, ngamungkinkeun frékuénsi dugi ka 30GHz. Nanging, kusabab sinyal PAM4 langkung rapuh tibatan NRZ, éta dilengkepan mékanisme koreksi kasalahan maju FEC pikeun ngabenerkeun kasalahan sinyal dina tautan sareng mastikeun integritas data.

Salian ti PAM4 sareng FEC, téknologi utama terakhir dina PCIe 6.0 nyaéta panggunaan encoding FLIT (Flow Control Unit) dina tingkat logis. Kanyataanna, PAM4, FLIT sanés téknologi énggal, dina Ethernet ultra-speed 200G+ parantos lami diterapkeun, anu PAM4 gagal promosi skala ageung alesanna nyaéta biaya lapisan fisikna mahal teuing.

Salian ti éta, PCIe 6.0 tetep cocog sareng anu langkung lami.

PCIe 6.0 terus ngagandakeun bandwidth I/O jadi 64GT/s numutkeun tradisi, anu diterapkeun kana bandwidth unidirectional PCIe 6.0X1 anu saleresna nyaéta 8GB/s, bandwidth unidirectional PCIe 6.0×16 nyaéta 128GB/s, sareng bandwidth bidirectional pcie 6.0×16 nyaéta 256GB/s. SSD PCIe 4.0 x4, anu seueur dianggo ayeuna, ngan ukur peryogi PCIe 6.0 x1 pikeun ngalakukeunana.

PCIe 6.0 bakal nuluykeun encoding 128b/130b anu diwanohkeun dina jaman PCIe 3.0. Salian ti CRC asli, pikaresepeun pikeun dicatet yén protokol saluran anyar ieu ogé ngadukung encoding PAM-4 anu dianggo dina Ethernet sareng GDDR6x, ngagentos PCIe 5.0 NRZ. Langkung seueur data anu tiasa dipak dina hiji saluran dina jumlah waktos anu sami, ogé mékanisme koreksi kasalahan data latency rendah anu dikenal salaku koreksi kasalahan maju (FEC) pikeun ngajantenkeun ningkatkeun bandwidth tiasa dilakukeun sareng dipercaya.

Seueur jalmi anu panginten naroskeun, bandwidth PCIe 3.0 sering teu dianggo, PCIe 6.0 naon gunana? Kusabab ningkatna aplikasi anu haus data, kalebet kecerdasan buatan, saluran IO kalayan laju transmisi anu langkung gancang beuki janten paménta konsumén di pasar profésional, sareng bandwidth téknologi PCIe 6.0 anu luhur tiasa muka konci kinerja produk anu meryogikeun bandwidth IO anu luhur kalebet akselerator, pembelajaran mesin sareng aplikasi HPC. PCI-SIG ogé ngarepkeun kéngingkeun kauntungan tina industri otomotif anu terus berkembang, anu mangrupikeun titik panas pikeun semikonduktor, sareng PCI-Special Interest Group parantos ngabentuk kelompok kerja Téknologi PCIe énggal pikeun fokus kana kumaha ningkatkeun adopsi téknologi PCIe dina industri otomotif, sabab paménta bandwidth ékosistem anu ningkat jelas. Nanging, kumargi mikroprosesor, GPU, alat IO sareng panyimpen data tiasa disambungkeun kana saluran data, PC pikeun kéngingkeun dukungan antarmuka PCIe 6.0, produsén motherboard kedah ati-ati pisan pikeun ngatur kabel anu tiasa nanganan sinyal kecepatan tinggi, sareng produsén chipset ogé kedah ngadamel persiapan anu relevan. Juru bicara Intel nolak nyebutkeun iraha dukungan PCIe 6.0 bakal ditambahkeun kana alat, tapi mastikeun yén Alder Lake konsumen sareng sisi server Sapphire Rapids sareng Ponte Vecchio bakal ngadukung PCIe 5.0. NVIDIA ogé nolak nyebutkeun iraha PCIe 6.0 bakal diwanohkeun. Nanging, BlueField-3 Dpus pikeun pusat data parantos ngadukung PCIe 5.0; Spésifikasi PCIe ngan ukur nangtukeun fungsi, kinerja, sareng parameter anu kedah diimplementasikeun dina lapisan fisik, tapi henteu nangtukeun kumaha nerapkeunana. Kalayan kecap sanésna, produsén tiasa ngarancang struktur lapisan fisik PCIe numutkeun kabutuhan sareng kaayaan anu saleresna pikeun mastikeun fungsionalitasna! Pabrik kabel tiasa maénkeun langkung seueur rohangan!